Also published as:

閃 US5122677 (A

HITLESS CLOCK SWITCHING DEVICE

Patent number:

JP4113718

Publication date:

1992-04-15

Inventor:

SATOU SAKUTAROU

Applicant:

FUJITSU LTD

Classification:

- international:

H03L7/00

- european:


Application number:

JP19900233684 19900904

Priority number(s):

Abstract of JP4113718

PURPOSE:To minimize the frequency fluctuation of an output clock even for a time even when an interruption detection signal is inputted to a clock selector by inputting a clock with a higher frequency than that of an input clock to a selective means via a phase comparing means so as to switch the selective means, thereby interrupting the clock during selection. CONSTITUTION:Plural 1st phase comparing means (2-1)-(2-2) synchronize an inputted clock with their input and output a clock with a higher frequency. The selective means 3 receives plural outputted clocks and selects and outputs a predetermined clock and receives a clock interruption detection signal corresponding to each clock and switches the output clock into other clock and outputs it when the clock interruption is indicated. A frequency dividing means 4 is synchronized with the inputted clock and outputs a clock with a lower frequency. A 2nd phase comparing means 5 receives a clock outputted from the frequency dividing means 4 and outputs a clock with a desired frequency synchronously with the phase of the relevant input clock.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-113718

®Int. Cl. ⁵

識別記号

庁内整理番号

四公開 平成 4年(1992) 4月15日

H 03 L 7/00

C 9182-5 J

審査請求 未請求 請求項の数 2 (全5頁)

会発明の名称

ヒツトレス・クロツク切替装置

②特 顧 平2-233684

図出 願 平2(1990)9月4日

@発明者 佐藤 作太朗

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

外2名

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

明 知 音

1. 発明の名称

ヒットレス・クロック切替装置

2. 特許請求の範囲

期した所定周被数のクロックを出力する第2の位相比較手段(5)を有することを特徴とするヒットレス・クロック切替装置。

2 核位相同期手段(2-1~2-a)は、位相比較器、低域フィルタ、発振器、分周器から構成されたP LL回路 (21-1~21-a) によって構成されており、 入力されたクロックと発振器出力を分周したクロックにより位相比較を行い、この比較結果により 出力クロックの位相を調整することを特徴とする 銀求項1記載のヒットレス・クロック切替装置。

3. 発明の詳細な説明

(概要)

ヒットレス・クロック切替装置に関し、

選択中のクロックが断になり、クロックセレクタに断検出信号が入力されるまでの時間中でも出力クロックの周波数変動を最小限におさえ、かつ断検出信号が与えられクロックを切替えたときにおいても出力クロックの位相変動を小さくすることを目的とし、

複数のクロックを入力し、拡入力クロックの夫 々に対して同期した高周波クロックを出力する第 1の位相比較手段(2-1~2-n)と、該第1の位相比 較手段(2-1~2-n)から出力された複数の高周波ク ロックと該入力クロックに対応したクロック断検 出信号を入力し、抜入力された複数のクロックの 中から所望の1クロックを選択して出力するとと もに、該選択されたクロックに対応したクロック 断検出信号が入力されたときに、他の入力クロッ クを選択して出力する選択手段(3) と、該選択手 段(3) から出力されたクロックを入力し、該入力 クロックに対して低周波のクロックを出力する分 周手段(4) と、核分周手段(4) から出力された低 周波クロックを入力し、該入力クロックに同期し た所定周波数のクロックを出力する第2の位相比 較手段(5) を有して構成される。

〔産業上の利用分野〕

本発明はヒットレス・クロック切替装置に関し、 特に自装置内に同期用クロックを複数持ち、使用

)が分周器71-1,71-2 に入力される。分周器71-1,71-2 では入力されたクロックを第5図(a-2) 及び第5図(b-2) に示される通り同の周被数に分周、第5図(b-2) に示される通り同を第5図(a-2) 及び第5図(b-2) に示される通り同し、分周数71-1,71-2 に入力される。分間数71-1,71-2 に入りの分間数71-1,71-2 に出力される。分間数71-1,71-2 に出力される。分間数71-1,71-2 に出力される。

ここで第5図(a'-1)に示されるように現用の入力クロックが断となった場合、セレクタ72には第5図(a'-2)に示されるクロック及び第5図(c)に示される断検出信号が印加される。この断検出信号によりセレクタ72ではクロックの切替え動作に

中の同期用クロックが断になった時に、他の同期 用クロックに切替えるヒットレス・クロック切替 方式に関する。

近年の通信システムの同期化に伴い、システムの信頼性を確保する為に装置内の同期用クロックを複数持ち、通宜切替可能にすることが要望されている。

ここで用いられる同期用クロックとしては、局 舎からのマスタクロック、自装置内の内部動作クロック、伝送路から抽出したループタイミング等 か用いられる。

(従来の技術)

従来のクロック切替え回路の一例として第4図に示される回路を例にとり、入力クロックがマスタ現用クロックと、マスタ予備クロックの2系統から供給される場合について、第5図を参照して説明する。

ます、第5図(a-1) 及び第5図(b-1) に示される現用及び予備のマスタクロック(例えば1.5MHz

入り、時間 L 経過後切替が完了し正常なクロック の後段へ供給する。

(発明が解決しようとする課題)、

上記のように、従来のクワワ特回路においては、選択出力されているクロックが何らかの理由により断となった場合のクロックへの切替動作をしたりから、クロックへの切替動作が行わる。しかし、クロックの断を検出する程度とつけれる。では「10ms程度)、断検出信号が入力される。での間、位相同関回は「H。」といるといるは「10mに関回では、10mには「10mには、10mに

本発明は、選択中のクロックが断になり、クロックセレクタに断検出信号が入力されるまでの時間中でも出力クロックの周波数変動を最小限におさえ、かつ断検出信号が与えられクロックを切替えたときにおいても出力クロックの位相変動を小

さくすることを目的としている。

(課題を解決するための手段)

第1図に本発明の原理図を示す。

第1図に於いて、まず複数の第1の位相比較手 段 2-1~2-2 では、入力されたクロックを該入力 に対して同期し、かつ周波数の高いクロックを出 力する。選択手段3 では該第1の位相比較手段 2 -1~2-2 から出力された複数のクロックを入力し、 予め定められた1つのクロックを選択し出力する とともに、各クロックに対応したクロック断検出 信号を入力し、選択出力しているクロックが断に なった時に出力クロックを他のクロックに切替え て出力する。分周手段4 では選択手段3 から選択 出力されたクロックを入力し、該入力されたクロ ックに対して同期し、かつ周波数の低いクロック を出力する。第2の位相比較手段5では分周手段 4 から出力されたクロックを入力し該入力したク ロックの位相に同期した所望の周波数のクロック を出力する。

第1図の第1図の第1の位相比較手段は該2図のPLL図路(21~1~21~4)に対応し、第1図の選択手段3 は第2 図のセレクタ31に対応し、第1図の分周手段4 は第2 図の分周器41に対応し、第1図の第2 の位相比較手段5 は第2図のPLL図路51に対応している。

第2図に於いて、クロ現用とはこととというのである。 一方自然のである。 一方信伝とは内れるがユーラをでする。 一方には大力のでは、カーカーをである。 一方には、カーカーをでは、カーカーのでは、カーカーのでは、カーカーのでは、カーカーのでは、カーカーのでは、カーカーのでは、カーカーのでは、カーカーのでは、カーカーのでは、カーカーのでは、

(作用)

本発明においては、位相比較手段を介し、かつ 入力クロックに対して高い周波数のクロックを選 択手段に入力し、切替えることとなる。即ち、高 い周波数のクロックを切替えるためにクロックの 位相のずれが小さくすることができる。


また、第1及び第2の位相比較手段として位相 比較回路。分周器、発振器、低域除去フィルタか らなるPLL回路を用いる構成とすることにより、 入力クロックの断が発生したときにおいても、選 駅手段に出力するクロックが該PLL回路の上限 又は下限の周波数のクロックが入力されるため、 該選択手段にて選択出力されるクロックを分同す ることにより位相ずれを最小限におさえることが できる。


(実施例)

以下図面に示す実施例に基づいて本発明を詳細 に説明する。


器11-1では入力されたクロックを第3図(1)に示されるような周波数が8K版となるクロックに分周し、PLL回路21-1に出力される。PLL回路21-1では入力された8K版のクロックを位相比較器22-1に入力し、第3図(2)にしめされるような発掘器22-4にて発生させた100M版(拡大表示)を分周器22-2を介したクロックと位相比較される。位相比較結果は低級フィルタ22-3を介して発振器22-4を制御し、入力クロックと出力クロックの同期を確立させるように動作する。


予備のマスタクロックにおいても上記現用のマスタクロックと同様にしてクロックを作成し、なクロックをセレクタ31に出力させる。更に、ループタイミングと自装置の内部クロック発生部63において作成されたタイミングにおいても、上記同様にしてクロック断の検出を行うとともにクロックを周波数が8KHとなるクロックに分周した中ではと同様にしてクロックをセレクタ31に入力された第3図(2)クロック






第 4 図







実施例の各部の波形図 第 3 図

のうち任意の1クロックを選択して分同器41に出力する。分周器41では入力された100M比のクロックを8 K比のクロックに分周し、PLL回路51に出力している。PLL回路51では入力された8 K比のクロックに同期した、出力すべき所定の周波数のクロックを作成し後段の装置等に印加する。

以上のような動作を行うクロックの切替装置において、セレクタ31にて選択出力されているクロックが断になった場合の要部動作を以下に説明する。

ここで、分周器11-1からの出力クロックが第3 図(3) に示すクロックの a 点でクロックの断が発生した時、このクロック断の発生に対応した検出の 図(5) に示されるクロック断検出信号が新第3 図61-1で検出されセレクタ31に伝えられる。ここで、第3図(3) のクロックがPしし回路21-1に印かれた場合、Pしし回路21-1では入力クロックの a 点、即ち断が発生以降は"H"又は"し"に固定された信号が入力されるのみとなり、位相比

小さな位相ずれであれば、分周器41出力を入力するPLL国路51にて位相変動をほぼ吸収可能であり出力としては、クロックの選択出力が断となった場合にでも位相ずれのほぼないクロックを後段の装置に供給できる。

〔発明の効果〕

以上のように、本発明においては断検出時間中においてもクロックが断となる前と周波数変動のほとんどないクロックがえられ、断検出信号によりクロックの切替えが行われても位相変動を少なくすることができる。

4. 図面の簡単な説明

第1図は本発明の原理図、

第2図は本発明の一実施例、

第3図は実施例の各部の波形図、

第4図は従来のクロック切替回路、

第5図と従来クロック切替回路の各部の波形図、 ・図に於いて、 **較器22-1での位相ずれが大きくなるが、第3図(** 4)に示されるように入力クロックが断となった 後でも位相がずれたクロックがセレクタ31に入力 されるようになる。従って、クロック断の検出時 間が10msかかった場合、その10msの切替え前 の時間だけ第3図(6) に示されるような位相のず れたクロックがセレクタ31に供給されることとな る。クロック断の検出時間である10ms経過した 後クロックの切替えが行われるが、セレクタ31に 入力されるクロックの周波数が高い事もあり、第 3 図(7) に示した発振器22-4から出力されるクロ ック (100M比) に対して位相が多少ずれた第 3図(8) に示されるクロックと第3図(7) に示さ れる正常なクロックの間で第3図(9) に示される 切替え信号により切替えが行われる。よって、セ レクタ31の出力としては、位相ずれの少ない第3 図(10)に示されるクロックが出力されることとな る。このクロックを分周器41で分周することによ り、クロックの位相ずれが高い周波数での1クロ ック分以内のずれを生ずる事となる。このような

1-1~1-n.…分周手段

2-1~2-n …位相同期手段

3 …選択手段 4 …分周手段

5 …位相同期手段である。

并桁 代理人 弁理士 植物 代理人 弁理士 土井 盤二 代理人 弁理士 出腳人 + 洒 株 눛 숲